Комплект макетной платы Super USB2.0 (CY7C68013A) + FPGA DSP (TMS320VC5402)| |

Комплект макетной платы Super USB2.0 (CY7C68013A) + FPGA DSP (TMS320VC5402)| |

Характеристика:

1. Соответствие спецификации USB 2,0, стандарт высокоскоростного протокола передачи 480 Мбит/с, совместим с USB 1,1
2. Улучшенный процессор Cypress EZ-USB серии FX2LP CY7C68013A-128AXC, в том числе Улучшенный USB Core, высокоскоростной 8051 Core и 16K RAM, GPIF интерфейс, Slave FIFO интерфейс, обеспечивая все типы передачи (равное время, партия, прерывание, передача управления)
3. Полная схема отладки онлайн-моделирования. С помощью макета среды полного окна, отладка моделирования может быть осуществлена без симулятора.
4. Полная системная схема программирования, которая обеспечивает 8K байт памяти программы (EEPROM), может сжигать программный код повторно на системе разработки через панель управления без необходимости программиста.
5. Полная схема загрузки в системе. Загрузите программу 64K байт в систему разработки через панель управления.
Полный китайский документ по разработке
6. Богатые экспериментальные примеры, включая серийную передачу, передачу прерывания, передачу управления, кнопку I2C и эксперимент с цифровыми трубками, тест скорости передачи FX2, управление портом IO, тест на последовательный порт USB, тест на последовательный порт, тест на массовую передачу и т. Д.
7. Прошивка (Keil C51), драйвер (DDK и driver Studio) и приложение (VC6.0) среда разработки (engineering), инженерный файл Quartus 5,0 кода FPGA, И CCS 2,2 инженерный файл программы DSP были созданы.
8. Поддержка GPIF И SLAVE FIFO режим передачи, Поддержка 8 бит/16 бит режиме, воплотить в жизнь бесшовного соединения между критическая точка фифо и периферийные устройства
9. Предоставляем инструменты для разработки HID и исходного кода для имитации клавиатуры/мыши
10. Метод обеспечения USB HPI загрузки

Аппаратные ресурсы и функции:

1. Чип CY7C68013A-128AXC (128pin): с улучшенным 8051 ядром, 48 МГц Основной частотой, 16K внутренней оперативной памятью
2. Последовательный порт RS232: один для Keil моделирования отладки USB прошивки (MAX3232)
3. EEPROM: используется для хранения VID/PID или прошивки, конфигурация по умолчанию 24LC64 (8 KByte, USB хранилище программ)
4. Циклон EP1C3T144C8N FPGA эквивалентен 150000 ворота
5. EPCS1 чип конфигурации, Поддержка JTAG отладки и по конфигурации
6. TMS320VC5402 DSP работает стабильно до 100 МГц.
7. 64 Кбайт программы данных SRAM (IS63LV1024), USB чип CY7C68013A-128AXC использования, может быть программа или пространство данных
8. Программа SRAM IS61LV6416, 64K * 16bi (используется DSP)
9. IS61LV25616, 256K * 16bit программа передачи данных SRAM (используется DSP), IS61LV6416 и IS61LV25616 могут быть программы или данные SRAM, которые могут быть определены кодировкой FPGA.
10, TLV320AIC23, поддержка 115K частота дискретизации аудио вход и выход AD, DA (контроль I2C, входные и выходные данные MCBSP0)
11. AT25256, SPI серийный DSP память программы (32KByte)
12. Специальный 3,3 V, 1,8 V, 1,5 V мощность чипов
Активные кристаллические осцилляторы 13 и 48 МГц
14. USB прошивка поддерживает отладку моделирования последовательного порта
15. FPGA Поддержка JTAG и активная последовательная конфигурация конфигурации
16. DSP поддерживает отладку прошивки JTAG и конфигурацию USB HPI. HPIBOOT может быть выбран линией или загрузкой из памяти SPI.
17. 60 IOs, введенный FPGA, может быть подключен к DSP или использован отдельно.
18. Соединение между USB и FPGA может быть настроено как порт, режим SLAVE FIFO, GPIF.
19. DSP выводит порты HPI, которые могут сотрудничать с другими процессорами для реализации загрузки HPI. Он также ведет 16-бит, кабель для передачи данных, некоторые адреса линии и линии управления, прерывание линии, который может расширить свою собственную интерфейсов, как, например, система сбора и обработки данных, сетевая карта и т. д.
20. FPGA выводит 4 светодиодный и 5 клавиш. Функция может быть настроена.
Конструкция 21,4 слоев, Стабильная и надежная работа

CD-диск программного обеспечения:

1. Набор разработки CYPRESS FX2;
2. EZ-USB программное обеспечение панели управления и исходный код (VC engineering);
3. EZ-USB Универсальный драйвер и исходный код (VC Engineering, DDK Development);
4. Предоставляет EZ-USB Универсальный драйвер альтернативный драйвер и исходный код (VC engineering, DriverWorks development);
5. EZ-USB драйвер загрузочного устройства прошивки FX2 и исходный код образца (проект VC);
6. EZ-USB приложение FX2 и исходный код (VC проект);
7. EZ-USB библиотека прошивки FX2 и исходный код, такие как кнопка ввода и цифровой выход трубки эксперимент Dev_IO, блок управления передачей Vend_AX, экземпляр пакетной передачи Bulkloop, режим прерывания передачи и т. д.
8. USB к последовательному порту, последовательный порт к исходному коду прошивки USB;
9. Полная схема цепи (формат PDF)
10. Генерировать данные с FPGA, внедрить прошивку, FPGA код, приложение программы SLAVE FIFO и т. Д.
11. USB прошивка, FPGA код, приложение программы HPI от USB до DSP и т. Д.
12. DSP программа MCBSP последовательного управления портами воспроизведения и записи
13. Программное обеспечение, необходимое в процессе разработки, например, программное обеспечение Bushound, DDK, DS, Keil, CCS2.2, Quartus II 5,0 и т. Д.
14. Детальный метод программирования USB DSP загрузки
15. Метод и код записи памяти программы SPI DSP
16. Детальная и полная разработка и использование документов;
17. USB 1,1, 2,0 протокол на китайском и английском языках, стимулирует разработку электронных книг и других больших объемов информации;
18. Рутинная разработка также включает usb-передачу между DSP и ПК. Пожалуйста, с нетерпением ждем этого.

Список конфигурации:

1. Печатная плата
2. Защитный кабель USB 2,0
3. Одна стандартная линия последовательного порта
4. Линия загрузки BB II
5. Два соединения между FPGA и DSP
6. CD-ROM данных